在本文第一部分《数字下变频器的发展和改版——第一部分》中，我们辩论了在更高频率的RF频段中展开频率取样的行业趋势以及数字下变频器(DDC)如何反对此类无线电架构。文中对AD9680系列产品含有DDC的几个技术方面展开了探究。其中一个方面就是，更高的输出取样比特率容许无线电架构在更高的RF频率下必要取样，并将输出信号必要切换为基带。DDC可使RF取样ADC对此类信号展开数字化，而需要处置大量的数据吞吐量。

DDC中的回声和提取滤波机制可以用来调整输出频带和杂讯阻碍频率。在第一部分中我们分析了一个示例，利用DDC中的NCO和提取滤波来仔细观察DDC中频率拉链和切换效果的影响。现在我们更进一步分析提取滤波，以及ADC混叠如何影响提取滤波的有效地号召。某种程度，我们将以AD9680为事例展开辩论。

我们对提取滤波器号召展开了归一化，使其便于查阅和解读，并且可应用于每个速度等级。提取滤波器号召仅有与取样速率成比例。本文的滤波器号召图并没清楚明确地获取插入损耗与频率之间的关系，而是形象地刻画了该滤波器的近似于号召情况。

通过这些示例可以更佳地理解提取滤波器号召，以便大体理解滤波器通带和阻带所处的方位。如前所述，AD9680具备四个DDC，各不含一个NCO，多达四个级联的半带（HB）滤波器（亦称作提取滤波器），一个可选性6dB增益模块以及一个可选复数并转实数模块，如图1右图。

我们曾在第一部分辩论过，信号首先通过NCO，使输出信号音的频率位移，然后通过提取模块，也可选择通过增益模块，以及自由选择通过复数并转实数模块。图1.AD9680中的DDC信号处理模块首先我们将辩论在AD9680中使能复数并转实数模块时DDC提取滤波器的情况。这意味著DDC将配备为拒绝接受实数输出和产生实数输入。在AD9680中，复数并转实数模块不会使输出频率自动向下位移fS/4。

图2右图为HB1滤波器的低通号召。这是HB1号召，表明了实数和复数域号召部分。

若要理解滤波器的实际运作，首先要仔细观察滤波器在实数域和复数域内的基本号召，从而可以仔细观察到低通号召。HB1滤波器有一个通带上占到实数奈奎斯特区的38.5%。还有一个阻带也占到实数奈奎斯特区的38.5%，其过渡带占到剩下的23%。某种程度，在复数域，通带和阻带各占到复数奈奎斯特区的38.5%（共77%），而过渡带占到剩下的23%。

如图2右图，滤波器是坐落于实数域和复数域之间的一个镜像。图2.HB1滤波器号召—实数域和复数域号召现在我们可以仔细观察到，通过使能复数并转实数模块将DDC置为实数模式时会再次发生什么情况。使能复数并转实数模块不会造成频域中经常出现fS/4的位移。

如图3右图，可看见频移和产生的滤波器号召。留意该滤波器号召的实线和虚线。

实线和阴影区回应这是fS/4频移后新的滤波器号召（产生的滤波器号召无法横跨奈奎斯特边界）。虚线用来表明若并未转入奈奎斯特边界就让不存在的滤波器号召。

图3.HB1滤波器号召—DDC实数模式（复数并转实数模块使能）留意，在图2和图3中，HB1滤波器的比特率维持恒定。两者之间的区别是fS/4频移和第一奈奎斯特区内的中心频率。然而不应留意，在图2中，我们将奈奎斯特区的38.5%用作信号的实数部分，另38.5%用作信号的复数部分。在图3中，复数并转实数模块已使能，奈奎斯特区的77%皆用作实数信号，而复数域已被弃置。

除了fS/4频移之外，过滤器号召维持恒定。还不应留意，该切换的一个结果是：提取亲率此时相等1。有效地取样速率依然是fS，但奈奎斯特区内仅有77%的能用比特率，而不是整个奈奎斯特区皆能用。这意味著，当HB1滤波器和复数并转实数模块使能时，提取亲率相等1（更加多信息请参阅AD9680数据手册）。

下面我们来想到滤波器在有所不同提取亲率（即，使能多个半带滤波器）的号召，以及ADC输出频率混叠对有效地的提取滤波器号召有何影响。图4中的蓝色实线回应HB1的实际频率响应。

虚线则回应因ADC混叠效应所产生的HB1有效地混叠号召。由于第二、第三、第四……奈奎斯特区的输出频率实质上混叠到ADC的第一奈奎斯特区，因此HB1滤波器号召有效地混叠到这些奈奎斯特区。例如，一个待命在3fS/4的信号将混叠到第一奈奎斯特区的fS/4。

HB1滤波器号召仅有待命在第一奈奎斯特区，并且是ADC混叠造成了HB1的有效地号召看上去看起来混叠到其他奈奎斯特区，解读这一点十分最重要。图4.ADC混叠造成的HB1有效地滤波器号召现在我们来辩论HB1+HB2使能的情况。

其结果不会使提取率为2。这里的蓝色实线也回应HB1+HB2滤波器的实际频率响应。

滤波器通带的中心频率仍是fS/4。HB1+HB2使能将造成能用比特率占奈奎斯特区的38.5%。

某种程度，请注意ADC的混叠效应及其对HB1+HB2滤波器人组的影响。一个经常出现在7fS/8的信号将混叠到第一奈奎斯特区的fS/8。类似于的，一个5fS/8的信号将混叠到第一奈奎斯特区的3fS/8。这些复数并转实数模块使能的示例可以从所含HB1+HB2很便利地扩展到所含HB3和HB4滤波器二者或其中之一。

留意，当DDC使能时，HB1滤波器不能旁通，而HB2、HB3和HB4滤波器可选择使能。图5.ADC混叠造成的HB1+HB2有效地滤波器号召（提取亲率=2）我们早已辩论了提取滤波器使能时的实数工作模式，现在我们可以探究DDC的复数工作模式。改以AD9680为事例。

与DDC的实数工作模式类似于，这里将展出归一化的提取滤波器号召。某种程度，示例滤波器号召图中没清楚指出插入损耗与频率之间的明确关系，而是形象地刻画了该滤波器的近似于号召。这样做到是为了便于更佳地理解ADC混叠如何影响滤波器号召。在复数模式中用于DDC时，它配备为具备一个复数输入，由实数和复数频域（一般来说称作I和Q）包含。

总结图2由此可知，HB1滤波器具备较低通号召，通带为实数奈奎斯特区的38.5%。还有一个阻带也占到实数奈奎斯特区的38.5%，其过渡带占到剩下的23%。

某种程度，在复数域，通带和阻带各占到复数奈奎斯特区的38.5%（共77%），而过渡带占到剩下的23%。当HB1滤波器使能，在复数输入模式下操作者DDC时，提取亲率相等二，输入取样速率为输出取样时钟的二分之一。

拓展图2中的曲线可表明出图6右图的ADC混叠的影响。其中的蓝色实线回应实际滤波器号召，蓝色虚线则回应因ADC混叠效应所产生的滤波器的有效地混叠号召。7fS/8的输出信号将混叠到第一奈奎斯特区的fS/8，使其坐落于HB1滤波器的通带内。同一信号的复数镜像待命于–7fS/8，并将在复数域混叠到–fS/8，使其坐落于复数域的HB1滤波器通带内。

图6.ADC混叠造成的HB1有效地滤波器号召（提取亲率=2）—复数接下来，我们将辩论HB1+HB2使能的情况，如图7右图。其结果不会使得每个I和Q输入的提取率为4。这里的蓝色实线也回应HB1+HB2滤波器的实际频率响应。

HB1+HB2滤波器同时使能将造成每个实数和复数域中的能用比特率为提取奈奎斯特区的38.5%（fS/4的38.5%，其中fS为输出取样时钟）。请注意ADC的混叠效应及其对HB1+HB2滤波器人组的影响。一个经常出现在15fS/16的信号将混叠到第一奈奎斯特区的fS/16。

该信号在复数域的–15fS/16有一个复数镜像，并将混叠到复数域第一奈奎斯特区的–fS/16。同理，这些示例也可以扩展到HB3和HB4皆使能的情况。本文中未表明这些内容，但根据图7右图的HB1+HB2号召很更容易推算出来。图7.ADC混叠造成的HB1+HB2有效地滤波器号召（提取亲率=4）—复数看见所有这些提取滤波器号召，您的脑海里可能会有这样的问题：我们为什么要提取？以及这样做有什么益处？有所不同的应用于具备有所不同的拒绝，而这些拒绝可以从ADC输入数据的提取中利润。

其中一个原因是要减小RF频带中某段狭小频带上的信噪比。另一个原因是为了使处置比特率更加小，这样可使JESD204B模块的输入地下通道速率减少，从而便于用于低成本的FPGA。通过用于全部四个提取滤波器，DDC可实现处置增益，并使SNR提高约10dB。

在表格1中，我们可以看见当DDC工作于实数模式和复数模式时，有所不同的提取滤波器自由选择所获取的能用比特率、提取亲率、输入取样速率和理想SNR提高情况。表格1.DDC滤波器特性(AD9680)关于DDC工作模式的辩论有助了解理解AD9680中提取滤波器的实数工作模式和复数工作模式。使用提取滤波可获取多个益处。DDC可工作于实数模式或复数模式，容许用户根据特定应用于的市场需求使用有所不同的接收器流形。

融合第一部分所述的内容，还有助探究使用AD9680的一个现实示例。该示例将综合测算数据和VirtualEval中给定的建模数据，以便于较为结果。

在此例中我们将使用在第一部分中曾用于的完全相同条件。输出取样速率为491.52MSPS，输出频率为150.1MHz。

NCO频率为155MHz，提取亲率划为4（由于NCO分辨率，实际NCO频率为154.94MHz）。

本文来源：澳门威斯尼斯wns888入口-www.tzssjj.com